Ledigt jobb: Dataingenjör

Swedium Global är ett växande företag inom systemteknik och lösningar, som erbjuder tjänster som halvledarteknik R&D-tjänster, utveckling av inbäddade system, utveckling av skräddarsydd programvara, web- och molnapplikationsutveckling, testtjänster, konsulttjänster och outsourcingtjänster till våra kunder över hela världen för en onsite- och offshore-affärsmodell. Swedium Global har närvaro i Sverige, Finland, Polen, Tjeckien och Indien.

Plats: Sverige

Förväntat startdatum: ASAP

Jobbtitel: Senior Formal Verification Engineer

Du är en mycket skicklig och erfaren specialist inom formell verifiering. Du har minst 5 års branscherfarenhet, varav de senaste 4 åren har fokuserat på formella tekniker för verifiering. Du besitter djup kunskap om arkitekturer av designer och digital logik, syntesflöde, statiska tidsflöden och formell kontroll. Din praktiska erfarenhet av HDLs såsom Verilog eller System Verilog och förståelse för temporala logikutsagor gör dig till en idealisk kandidat för denna roll. Du har arbetat med komplexa verifieringsprojekt och har erfarenhet av formella verifieringsverktyg som Jasper eller VC-Formal. Dina färdigheter i Python, Perl eller Shell-skript är ett plus.

Vad du kommer att göra:

* Specificera, implementera och underhålla ett integrerat end-to-end formellt verifieringsflöde för det formella verifieringsmålet.

* Vägleda och träna teammedlemmar i effektiv användning av FV-verktyg.

* Granska formella uppställningar och bevis med design- och verifieringsteam.

* Underhålla och utöka assertionsbibliotek, inklusive stöd för både simulering och formell verifiering.

* Identifiera nyckelbeteenden för verifiering av DUT och skapa en formell verifieringsplan.

* Utveckla verifieringsmiljöer, inklusive miljöantaganden, assertions och täckningsegenskaper i samband med verifieringsplanen.

* Tillämpa olika formella verifieringstekniker för att bevisa korrektheten av digitala designer.

* Felsöka RTL för att identifiera orsaker till felaktiga scenarier.

Vad du behöver:

* Stark kunskap om arkitekturer av designer och digital logik.

* Erfarenhet av syntesflöde och statiska tidsflöden, formell kontroll, etc.

* Praktisk erfarenhet av HDLs såsom Verilog / System Verilog.

* Förståelse för temporala logikutsagor.

* Erfarenhet av minst ett formellt verifieringsverktyg (t.ex. Jasper, VC-Formal).

* Erfarenhet av komplexa verifieringsprojekt som använde formella tekniker för stängning.

* Färdigheter i Python, Perl eller Shell-skript (ett plus).

careers@swediumglobal.com